아날로그 형태의 영상신호를 컴퓨터에서 처리 가능한
디지털 신호로 변환해서 다른 장치로 출력하는 장치
영상을 캡처해서 파일로 저장할 수 있게 하는 보드로, 입력한 영상을 보관하는 프레임 버퍼(Frame Buffer)를 두어 이곳에 입력된 영상을 컴퓨터의 중앙처리장치(CPU)에서 입력해서 저장함
카테고리 - ~20100429/IT Information | 2009. 4. 28. 10:33
LVDS에 대하여
2004-09-02
새로운 인터페이스 기술인 LVDS 솔루션이 다양한 애플리케이션 분야에서 폭넓게 적용되고 있다. 저전압 신호를 이용한 LVDS 인터페이스 기술은 빠른 비트율과 더욱 낮아진 전력소모, 그리고 우수한 노이즈 특성 등으로 최근 이동통신 기지국을 비롯해 ATM 스위치 애플리케이션, 그리고 고해상도 디스플레이와 프린터 및 디지털 복사기 등의 분야에서 빠르게 시장을 확대해 나가고 있다.
인터넷의 폭발적인 성장은 모든 통신 분야에서 데이터 전송량의 증가로 이어지고 있다. 또한 디지털 비디오, HDTV 및 컬러 그래픽을 위한 데이터 스트림도 더욱 높은 대역폭을 요구하고 있다.
현재 대량의 데이터 전송 시스템에서는 새로운 인터페이스 기술인 LVDS(Low Voltage Differential Signals) 솔루션이 폭넓게 적용되고 있는데 이는 고속 아날로그 회로 기술을 사용하여 구리선 기반 인터커넥트를 통해 멀티-기가비트 데이터 전송이 가능하기 때문이다.
또한 최근에는 다양한 애플리케이션 분야에 적용할 수 있는 새로운 LVDS 관련 기술이 개발되고 있다. 양방향 및 멀티 드롭(multi-drop) 구성이 가능한 버스 LVDS(BLVDS)를 비롯해 Ground referenced LVDS 혹은 GLVDS 등 다른 LVDS 기술의 표준화 작업이 전개되고 있다. GLVDS는 차등 신호의 공통 모드 전압을 그라운드에 가깝게 스윙시킴으로써 매우 낮은 전압 동작으로 고속 통신이 가능하다.
이 글에서는 LVDS와 BLVDS 기술에 대한 소개와 LVDS 시스템의 이점, 그리고 어떻게 BLVDS가 LVDS 이점을 시스템에서 더욱 확장시킬 수 있는지, 또한 LVDS 기술을 적용한 시스템 애플리케이션의 테스트 이슈 등을 살펴보고자 한다.
LVDS란 무엇인가.
LVDS 는 고속 데이터 전송을 위한 일반적인 인터페이스 표준이다. ANSI/TIA/EIA-644-1995 표준은 전자 인터페이스로서 물리층에 대한 스펙을 규정하고 있는데 이 표준은 드라이버 및 수신기의 전기적 특성에 대해서만 정의하고 있으며, 프로토콜, 인터커넥션, 또는 커넥터에 대한 세부 사항은 애플리케이션마다 그 특성이 다르기 때문에 따로 정의하고 있지는 않다. LVDS 표준화 그룹은 전기적 특성에 대한 표준만 정의함으로써 LVDS가 다목적 인터페이스로 활용될 수 있도록 유도하고 있다. 따라서 LVDS를 사용하는 각 애플리케이션은 해당 프로토콜과 인터커넥션 표준을 참조해야만 한다.
현재 LVDS를 사용하고 있는 애플리케이션 분야는 다양하다. 데이터 통신을 위한 스택 기능을 가진 허브를 비롯해 이동통신 무선 기지국 및 ATM 스위치 애플리케이션과 컴퓨터용 FPD 및 서버, 그리고 프린터 및 디지털 복사기와 같은 주변기기, 산업용 고해상도 디스플레이와 자동차용 FPD 시장 등이 있다.
이러한 애플리케이션에서 고속 데이터는 시스템 내부에서 혹은 시스템 간에 이동하는데 시스템 내부의 데이터 이동은 인트라 시스템이라고 한다. 이 분야에서 LVDS 솔루션이 주로 사용되고 있다. 시스템 간의 정보 이동에는 IEEE1394, 광채널(Fibre Channel) 및 기가비트 이더넷(Gigabit Ethernet) 등과 같은 표준 통신 프로토콜이 필요하다. 이러한 프로토콜의 하드웨어 및 소프트웨어는 비용이 높기 때문에 인트라 시스템에 구현하기에는 어려움이 많다. 따라서 저렴하고 간편한 LVDS 링크가 주로 인트라 시스템에 채택되고 있다. 이와 같이 LVDS 솔루션은 보드 상에서 그리고 보드, 모듈, 선반, 랙 간 또는 박스 간 데이터 전송에 유리하며, 전송매체는 구리선, 또는 PCB의 트레이스도 될 수 있다. 추후 LVDS는 시스템 간 통신을 위한 프로토콜도 실행하게 될 것이다.
저전압 특성
저전압 신호를 사용하는 장점은 빠른 비트율, 더욱 낮은 전력소모, 그리고 우수한 노이즈 성능 등을 들 수 있다. 기존에는 엔지니어들이 최대 스윙을 가지는 CMOS 및 LVTTL 로직을 사용하였으나 비트율이 증가함에 따라 이 솔루션들은 매력을 잃게 되었다. 최근 설계자들은 SSTL 및 GTL과 같이 축소된 스윙 기술로 전환하여 속도를 높이고 전력소모 및 노이즈를 줄이는데 주력하고 있다.(그림 1 참조)
특히 LVDS는 전압 스윙을 약 300mV까지 낮춰 이러한 이점을 더욱 향상시켰다. 낮은 전압 스윙이 노이즈 마진을 줄일 수도 있지만 LVDS는 차등 데이터 전송방식을 사용하여 노이즈 면역성과 노이즈 마진을 늘리게 된다. 차등 신호는 시스템 노이즈의 주 원인인 공통 모드 노이즈를 타지 않기 때문이다.
전압 변화가 로직 상태 사이에서 불과 300mV 뿐이기 때문에 매우 빠르게 구동할 수 있으며, 슬루 레이트(Slew Rate)가 빠르지 않은 신호 변화 전압 수준이라는 다른 이점도 가지고 있다. 전환 속도를 느리게 하면 방사되는 필드 강도가 줄어들게 되며, 전환이 느려지므로 전송 경로 저항 단절에서 오는 영향은 문제가 되지 않아 방출 및 혼선(Crosstalk)문제가 줄어든다. 저전압 스윙은 터미네이션 레지스터의 전압을 낮추고 전체 전력 낭비를 줄이므로 전력 소모를 줄이게 된다.
LVDS 물리층
그림 2는 LVDS 물리층 구조 회로를 보여주고 있다. 드라이버의 전류 소스는 출력을 약 3mA로 제한하고 있으며, 스위치 박스는 터미네이션 레지스터를 통해 전류를 조정한다. 이 차등 드라이버는 전송 라인에 흐르는 동일 및 반대 전류를 의미하는 홀수 모드로 전송한다.
전류는 두 라인 안에서 되돌아 오므로 전류 루프 영역이 작다. 따라서 최소량의 EMI를 생성하게 된다. 전류 소스는 전환 중에 발생할 수 있는 스파이크 전류를 제한한다. 스파이크 전류가 없게 되면 전력 낭비가 증가하지 않고도 1.5Gbps로 데이터를 전송할 수 있다. 또한 일정한 전류 드라이버 출력에서 온도 상승 문제를 일으키지 않고도 쇼트되거나 접지된 전송 라인을 허용할 수 있다.
차등 수신기는 20mV 차등 신호를 감지하고 표준 논리 수준으로 확대하는 저항이 높은 장치이다. 신호에는 1.2V의 일반적인 드라이버 오프세트가 있고 수신기는 접지 입력 영역을 2.4V까지 허용한다. 따라서 상호 연결에 따르는 노이즈의 공통 모드 거부 반응을 플러스 마이너스 1V까지 허용한다.
또한 일정한 전류 유도로 발생할 수 있는 피해를 제거하여 LVDS 드라이버와 수신기의 핫 플러깅 기능이 가능하다. 다른 기능으로는 입력 핀이 움직일 때 출력 진동을 방지하는 수신기의 안전 장치 기능 등이 있다.
드라이버와 수신기의 신호 레벨 전압을 선택할 때 표준 위원회에서는 바이폴라(Bipolar), BiCMOS, CMOS 및 GaAs와 같은 기술로 LVDS를 구현하는 것을 고려했다. 또한 워킹그룹에서는 LVDS 구현을 위해 5V, 3.3V, 2.5V와 같은 넓은 범위의 공급전압을 겨냥하고 있으며, 이를 통해 차세대 제품의 인터페이스로 자리매김해 나가고 있다.
고성능 구현
LVDS 시스템의 장점으로는 고속의 데이터 처리량과 저전력 동작, 노이즈 제어, 낮은 가격 및 높은 통합성 등을 들 수 있다. '밀리와트로 기가비트 구현'이라는 말로 LVDS 시스템의 장점을 잘 표현할 수 있을 것이다.
그림 3은 높은 성능을 구현하기 위해서는 낮은 전압 스윙이 중요하다는 점을 잘 나타내 주고 있다. 예를 들면, 신호 레벨이 333ps(Picosecond)에서 300mV로 신호레벨이 움직일 경우 회전율은 0.9V/ns에 불과하다. 신호 왜곡과 노이즈 최소화에 일반적으로 받아들여지는 1V/ns 벤치마크 회전율보다 작은 값이다. 또한 상승 및 하강 횟수가 비트 폭의 2/3 미만이어야 하는 이전의 벤치마크를 사용하면 333ps로 전환하는 신호는 충분한 마진을 가지고 1Gbps로 작동될 수 있다.
데이터 직렬화, 클럭 부호화 및 낮은 스큐(Skew) 등과 같은 기능은 모두 보다 높은 시스템 성능을 내기 위해 수행된다. 스큐는 병렬 데이터와 클럭을 케이블 또는 PCB 트레이스를 통해 보낼 때 큰 문제가 된다. 문제는 데이터와 클럭 부분의 관계가 링크를 통한 서로 다른 전송 횟수로 인해 없어질 수 있다는 것이다. 그러나 내장된 클럭을 사용하여 병렬 데이터를 고속 신호로 직렬화할 수 있으므로 스큐 문제는 없어지게 된다. 클럭이 동일한 서로 다른 두 라인으로 데이터가 작동되므로 문제가 사라지게 되는 것이다.
디스플레이 인터페이스
고성능 LVDS 적용 예로 24bit 컬러를 지원하고 5Gbps 이상의 처리량을 제공하는 OpenLDI(Open LVDS Display Interface) 칩셋이 있다. 이 칩셋은 8개의 데이터 페어와 하나의 클럭 페어를 사용하는데 48bit TTL 인터페이스를 8 페어로 직렬화한 다음 수신기에서 이를 다시 해제하는 방식이다.
또한 TTL 클럭 전송 속도를 112MHz까지 지원하는데 이를 위해 각 LVDS 데이터 채널은 6개의 TTL 라인과 DC 밸런스 비트를 단일 고속 LVDS 페어로 직렬화한다. 이 페어는 672Mbps의 데이터 처리량으로 784Mbps로 작동된다. OpenLDI 칩셋도 33Mbps의 낮은 TTL 비트 전송 속도로 작동될 수 있다.(그림 4 참조)
이 칩셋은 상당한 처리량과 함께 상호 연결 폭을 줄일 수 있어 여러 시스템에서 다양한 이점을 제공한다. 또한 케이블 양이 적어지고 더욱 유연해 비용이 적게 들며, 커넥터 역시 핀의 수가 적고 크기도 작아 비용을 줄일 수 있다.
이 칩셋은 전송기 고역 강조(pre-emphasis), DC 밸런스 코딩 및 케이블 휨 방지 등과 같은 특수 기능을 통합하여 최고 10미터까지 케이블을 사용할 수 있다. 따라서 FPD 링크 인터커넥션의 도달 거리와 대역폭 확대를 통해 긴 케이블을 요구하는 평면 패널 모니터 애플리케이션에 적용할 수도 있다.
전력 절감의 이점
LVDS 기술의 가장 큰 장점은 전력 절감이다. 그림 5의 그래프를 보면 LVDS는 작동 주파수가 증가해도 전원 공급전류는 거의 그대로 유지되고 있음을 알 수 있다. 반면 CMOS와 GTL 기술은 공급 전류는 주파수가 증가함에 따라 기하급수적으로 증가한다. LVDS는 전압 모드 드라이버가 아니라 일정한 전류 라인 드라이버라는 이점을 가지고 있음을 알 수 있다.
부하 전력을 계산해 보면 100Ω 터미네이션 레지스터의 3.3mA와 330mV 드롭을 곱한 값은 LVDS에 1.1mW 부하 전력 소비만 있음을 의미한다. 반면 GTL은 부하 레지스터의 1V 드롭을 통해 40mA의 부하 전류를 소비한다. 즉, 40mW나 되는 부하 전력을 낭비하는 것이다.
그림 5의 막대 그래프는 PECL(Pseudo ECL)과 비교한 LVDS의 공급 전류 감소를 나타낸 것이다. DS90C031은 PECL 41L 4중 전압 차등 라인 드라이버(PECL 41L Quad Differential Line Driver)를 핀 투 핀 호환을 통해 대체가 가능한 제품이다. LVDS는 PECL 보다 16배 적은 공급 전류를 소비함을 알 수 있다. 또한 LVDS 기술의 낮은 전력 소비는 별도의 열 처리 장치나 특수 패키징 작업을 필요로 하지 않는다. 이 점 또한 기가비트 데이터 전송 시스템의 비용을 줄이는 주요 요인이 된다.
낮은 EMI
또 다른 LVDS 장점은 낮은 EMI 특성을 갖는다는 점이다. 이는 일정한 전류 드라이버의 최소 ICC 스파이크, 낮은 전압 스윙, 느린 에지 레이트, 전송 속도 및 홀수 모드 차등 신호 때문이다.
전송 경로를 따라 흐르는 고주파 신호 전송은 방사상으로 방출하는 전자기 필드를 생성한다. 필드의 세기는 신호에 따라 운반되는 에너지량에 비례한다. LVDS는 전압 스윙과 전류 에너지를 줄여 이들 필드를 최소화 하지만 전자기 필드를 줄이더라도 방사 문제는 발생할 수 있다.
차등 신호 경로는 이들 필드의 유해한 효과를 줄여 이러한 방사 문제를 최소화한다. 일정하게 균형을 유지하고 있는 차등 라인은 반대 전류는 홀수 모드 신호로 호출한다. 이러한 홀수 모드 신호로 필드가 생성될 때 가깝게 짝을 이루고 있으면 서로 묶여 이탈할 수 없으므로 유해하지 않게 된다.
차등 신호에는 외부 소스로부터의 간섭을 허용하는 장점도 가지고 있다. 좋은 예로 전기 모터의 유도 방사와 이웃한 전송 라인으로 인한 크로스토크 문제 등이다. 차등 전송 라인이 밀접하게 짝을 이루면 유도된 신호가 공통 모드 노이즈가 된다. 즉, 노이즈가 수신기 입력 시 일반 모드 전압으로 표시된다.
차등 수신기는 +와 - 입력 간의 차이에만 반응하므로 노이즈가 양쪽 입력에서 모두 공통적으로 나타나면 입력 차등 신호 진폭은 방해를 받지 않게 된다. 이러한 공통 모드 노이즈 거부가 전원 공급 변형, 기본 노이즈 및 접지 바운스와 같은 노이즈 소스에도 적용이 된다.
시스템 비용 절감
지금까지 논의된 LVDS 기술의 모든 장점은 시스템 비용을 줄이는데 매우 유리하게 작용한다. LVDS를 사용하면 더 많은 비용이 절약된다. 우선 LVDS는 전송 경로에 장애가 되는 소수의 불일치를 허용한다. 차등 신호가 밀접하게 짝을 이룬 전송 경로에서 균형 잡힌 단절을 통해 전달되면 신호가 일관성을 유지할 수 있다. 장애가 제어되지 않는 커넥터, PCB 바이어스 및 칩 포장의 효과는 단일 종료 신호에서만큼 차등 신호에 방해가 되지 않는다. 또한 차등 신호에 따르는 노이즈에 대한 상대적인 면역으로 인해 회로 보드 계층을 적게 사용할 수 있다.
LVDS 에는 단순한 터미네이션 레지스터만 있으면 되며, 이 레지스터를 칩에 통합할 수도 있다. 따라서 전송 라인마다 여러 개의 레지스터와 커패시터를 사용하는 것보다 훨씬 비용이 적게 든다. 또한 LVDS는 터미네이션이나 Vddq 전압 공급 등이 필요 없다. 이러한 점이 GTL, LVTTL 및 SSTL과 같은 기술에 비해 비용이 절약되는 가장 큰 이점이다.
LVDS 는 많은 병렬 비트를 단일 데이터 스트림으로 직렬화하여 고속 데이터를 처리할 수 있으므로 LVDS 칩은 일반적으로 직렬 변환기와 직병렬 전환기를 모두 집적하고 있다. 따라서 병렬식 인터커넥션과 비교했을 때 케이블이나 커넥터, 그리고 PCB 등에서 약 50%의 시스템 비용이 절감된다.
FPD 링크 칩셋도 LVDS를 사용함으로써 시스템 비용을 절감할 수 있다. 이 칩셋은 18bit 또는 24bit의 RGB(Red/Green/Blue) 버스와 VSYNC, HSYNC 및 Data Enable 제어 라인을 단지 4 또는 5쌍으로 줄여서 다중 송신한다. 저렴한 4 또는 5쌍의 링크는 힌지(Hinge)를 통해 디멀티플렉싱되어 패널로 전달된다.(그림 6 참조) 일반적인 인터커넥션 범위는 약 8cm에서 40cm이며, 저렴한 유연 회로나 연선 케이블이 사용된다.
새로운 인터페이스 기술인 LVDS 솔루션이 다양한 애플리케이션 분야에서 폭넓게 적용되고 있다. 저전압 신호를 이용한 LVDS 인터페이스 기술은 빠른 비트율과 더욱 낮아진 전력소모, 그리고 우수한 노이즈 특성 등으로 최근 이동통신 기지국을 비롯해 ATM 스위치 애플리케이션, 그리고 고해상도 디스플레이와 프린터 및 디지털 복사기 등의 분야에서 빠르게 시장을 확대해 나가고 있다.
LVDS 를 이용한 시스템의 장점은 통합기능이다. 표준 CMOS 프로세스를 통해 고속 LVDS를 구현하고 있어 복잡한 디지털 기능과 LVDS의 아날로그 회로를 통합할 수 있기 때문이다. 또한 LVDS 칩셋의 통합기능은 직렬 변환기와 직병렬 변환기 이외에도 앞으로 무궁한 가능성을 가지고 있다.
LVDS 시스템의 장점, 통합기능
LVDS 의 낮은 전력소비로 칩 당 채널을 많이 통합할 수 있는데, 예를 들면, 128bit의 온 칩 병렬 버스를 8개의 다른 채널로 직렬화할 수 있다. 따라서 링크 간격이 크게 좁혀짐에 따라 핀 개수와 전체 링크 비용을 줄일 수 있다.
차등 신호에서도 통합의 장점을 찾을 수 있다. 높은 수준의 스위치 노이즈를 허용하므로 대규모 디지털 회로와 통합할 때 신뢰도가 높아진다. 또한 LVDS는 출력 구조의 일정한 전류 특성으로 인해 거의 노이즈를 생성하지 않는다.
따라서 완벽한 인터페이스 시스템 온 칩(Interface Systems-on-a-Chip)이 가능하다. 통합을 위한 디지털 블록에는 DC 밸런스 회로, Clock Embedding, Clock Recovery, Encoder 및 Decoder, De-skew 블록 등이 포함되어 있다. 하드웨어 프로토콜 지원, 관리 및 통계 카운터 및 라우팅 결정 로직과 같은 높은 수준의 디지털 기능도 선택 인터페이스로 LVDS 온 칩이 사용되고 있다.
FPD 링크 칩셋에는 이미 추가적인 블록통합이 이루어지고 있다. 현재 VGA 컨트롤러가 있는 LVDS 전송기와 타이밍 컨트롤러가 있는 LVDS 수신기 등이 통합 솔루션으로 제공되고 있다.
DC 밸런스 체계
그림 1은 심볼 간의 인터페이스를 줄여주는 OpenLDI 칩셋의 단순한 DC 밸런스 체계를 나타낸 것이다. LVDS 인터페이스와 같은 칩으로 디지털 기능 통합을 구현했다.
DC 밸런스가 없으면 긴 케이블은 단일 비트 전환의 경우 ISI를 일으키고 비트 오류의 원인이 될 수 있다. 이는 전환이 없는 긴 스트링 이후 단일 비트 전환시 전체 케이블을 통해 저장된 전하를 변경하는데 필요한 에너지가 포함되지 않을 수 있기 때문에 발생하게 된다. ‘Disparity’란 용어는 케이블의 저장된 전하를 의미한다. 차이 규모가 크면 단일 비트 전환으로 인한 케이블 터미네이션의 심볼 간의 장애가 극복될 수 없다.
OpenLDI 부분은 프레임 단위로 DC 밸런스를 제공하는데 프레임 중에 전송기는 전환할 입력 신호를 감시한다. 전환이 일어나지 않으면 전송기가 다음 프레임을 인버트시켜서 케이블 전하의 밸런스를 유지하고 이와 같이 +10과 -9 사이의 차이를 유지하게 된다. 7번째 LVDS 데이터 비트는 페이로드의 데이터가 ‘True’인지 또는 ‘Inverted’인지 여부를 나타낸다.
이렇게 단순한 DC 밸런스 체계는 신호의 다이어그램을 넓게 확보해 주며, 또한 이 체계는 광섬유 상호 연결 요구사항을 충족시키도록 충분한 DC를 제공하므로 이 칩셋으로 표준 병렬 광섬유 제품과 상호 작용할 수 있다.
Bus LVDS란
버스 LVDS는 PCB나 혹은 케이블 상에서 멀티 드롭 및 멀티 포인트 애플리케이션을 위한 솔루션이다. 버스 LVDS는 LVDS와 같은 기본 체계를 사용하지만 출력 유도 전류를 10mA로 밀어올려 각 터미네이션에서 끝나는 양방향 버스를 유도하는 것이 다르다.
버스 LVDS를 논의하기 전에 버스 토폴로지를 이해하면 도움이 된다. 그림 2에 있는 상단의 두 버스는 멀티 드롭 구성을 나타낸다. 버스의 한쪽 끝에 단일 드라이버가 있으므로 맨 위의 구성은 단방향이다. 이 단순한 멀티 드롭 버스는 드라이버의 반대쪽 버스 끝에 있는 단일 터미네이션만 요구하여 유도된 신호의 반사를 중지하게 된다.
부착된 각 수신기는 부하된 버스 장애물을 줄이는데 부하량은 커넥터, 바이어스, 패키징 및 수신기 입력 정전 용량에 따라 다르다. 이들 요소를 잘 디자인하여 부하를 작게 유지하면 보통 LVDS가 이 구성을 유도할 수 있다.
모든 버스 토폴로지에서 고속 실행을 위해 가장 중요한 요소는 각 수신기의 터미네이션 처리되지 않은 부분을 매우 짧게 유지하여 그 부분의 반사를 최소화하는 것이다.
두 번째 멀티 드롭 버스는 버스의 끝이 아닌 중앙에서 유도되므로 첫번째와는 다르다. 이 구성은 드라이버에서 모든 수신기로 전송되는 시간을 줄이는데 유용하다. 그러나 반사를 방지하려면 버스 각 끝에 터미네이션 레지스터가 필요한데 두 개의 터미네이션 레지스터는 드라이버에 의해 병렬로 표시되므로 드라이버에서 단순한 멀티 드롭 버스에서와 같은 차등 전압 레벨로 이 버스를 구동하려면 두 배로 많은 전류를 공급해야 한다.
세 번째 버스는 이 버스에 여러 개의 드라이버 및 수신기, 또는 송수신기가 있으므로 멀티 포인트, 양방향 버스이다. 드라이버 위치가 가변적이면 버스에서 신호가 시작되는 위치에 따라 달라지는 여러 반사가 생성되므로 이 경우 고성능 디자인이 가장 어려운 버스이다. 또한 양쪽 끝을 터미네이션 처리해야 반사를 방지할 수 있다.
과부하된 백플레인의 신호 일관성은 백플레인 환경에 따른 많은 장애로 매우 복잡한 문제이다. 버스 신호 전달의 가장 나쁜 상황은 버스 중간에 있는 카드가 신호를 백플레인으로 유도하고 인접 슬롯의 카드가 신호를 받는 것처럼 보여질 경우 발생한다. 유도 카드의 에지 전송속도는 유도 카드를 떠나 후면으로 내려가므로 매우 빠르다. 즉, 인접한 카드에서는 단일 돌출부로 에지가 빨리 전파되는 것을 보게 된다. 이렇게 빠른 에지 전송속도로 인해 돌출부에서 수신기 임계값 영역에서 고장을 일으킬 수 있는 반사가 일어난다.
버스 LVDS는 LVDS의 포인트 투 포인트(Point-to-Point) 인터페이스 및 단순한 멀티 드롭 애플리케이션을 멀티 포인트 버스 기능으로 확장시켜 준다. 구동전류가 10mA로 확대되기 때문에 두개의 터미네이션을 동시에 드라이브 할 수 있으며, 드라이버 출력으로부터 반사를 감소시켜 라인 임피던스와 드라이버 출력 임피던스를 일치시킨다.
버스 LVDS 기술을 적용한 직렬 변환기 및 직병렬 변환기 칩셋이 현재 공급되고 있다. 트랜스미터는 10bit 병렬 LVTTL 인터페이스를 단일 버스 LVDS 데이터 채널로 직렬 처리하며, 버스 LVDS 수신기는 클럭과 데이터를 복원하여 10bit 병렬 인터페이스로 처리한다.
이러한 칩셋은 멀티 드롭 방식의 시스템에서 시리얼 채널을 통해 데이터를 공급한다. 하나의 직렬 변환기는 멀티 드롭 구성을 위해 여러 개의 직병렬 변환기를 구동할 수 있다. 멀티 포인트 애플리케이션에서도 PLL 락 타임을 통해 정확한 한계선을 파악할 수 있다. 새로운 드라이버가 버스를 구동하기 시작할 때 이러한 한계선이 발생하며, 모든 수신기는 해당 드라이버의 클럭 신호로 잠겨있어야 한다. 이러한 칩셋은 포인트 투 포인트 애플리케이션에도 적용할 수 있다.
이 칩셋은 16~80MHz의 TTL 클럭 전송속도를 지원하는데, 예를 들어 10bit 인터페이스가 80MHz 클럭으로 작동할 경우 10미터 케이블을 통해 800Mbps로 페이로드(Payload)를 전송한다.
400Mbps 페이로드
그림 3의 파형은 두 개의 내장된 클럭 비트로 둘러싸인 칩셋의 10bit 페이로드를 나타낸다. 40MHz 클럭을 사용하는 실제 직렬 비트 전송속도는 480Mbps이지만 처리량은 400Mbps이다. 수신기는 내장된 클럭 가장자리를 사용하여 내부로 들어가는 직렬 스트림으로 잠기고 데이터를 병렬 출력에 맞춘다. 클럭 신호를 위한 케이블 또는 PCB 차등 쌍을 제거하여 다른 LVDS 부분보다 더 많은 시스템 장점을 제공한다.
LVDS 장점은 버스 LVDS에 의해 멀티 드롭 버스 통신을 요구하는 시스템에서 확인된다. 멀티 드롭 버스에 필요한 기본 기능 중 하나는 버스의 전원을 끄지 않고 카드를 버스에 끼워넣을 수 있는 기능이다. 최적의 ‘Hot Insertion’ 기능은 버스의 데이터 통신을 중지하거나 방해하지 않고 카드를 삽입하는 기능이다.
버스 LVDS는 최적의 ‘Hot Insertion’ 기능을 제공한다. 큰 용량으로 플러그인 카드의 로드를 삽입하여 발생하는 신호 고장이 각 차등 라인에서 동등하게 발생하기 때문에 차등 신호에 대한 변화는 없다.
LVDS 디자인 테스트
다음으로는 고속 LVDS 칩의 성능 문제를 살펴보자. 이러한 고성능 장치를 테스트하기 위해서는 많은 것을 고려해야 한다. 예를 들면, 테스트 기기에는 병렬 데이터를 고속신호로 직렬화하는 결과로 발생하는 두 개의 클럭 전송속도가 필요하다. 테스트 시스템은 두 클럭 주파수의 데이터 생성 및 분석이 가능해야 한다. Open LDI 수신기의 테스트는 일부 성능 문제를 나타내는 한 예이다.
Agilent 81200 데이터 발생기 및 분석기는 1.32Gbps 테스트를 할 수 있는 완벽한 테스트 시스템이다. 발생기 및 분석기는 두 개의 660Mbps 채널을 하나의 발생기 또는 분석기 채널로 다중 송신하여 1.32Gbps를 지원한다. 테스트 고정장치로 Open LDI 칩셋 DUT 보드가 사용되며, CSC(Characterization Software Components)가 테스트 데이터를 이해하기 쉽도록 형상화해 준다.
CSC의 디스플레이 기능은 직렬 데이터의 실제 복원 가능한 비트 폭을 표시하며, 직렬 데이터 지연을 스위핑(Sweeping)하고 병렬 포트 4의 BER을 검사하여 데이터 비트 폭을 실제로 볼 수 있도록 해 준다.
또한 CSC는 포트 4의 분석기 임계값과 샘플 지연을 스위핑하여 도표를 생성해 준다. 그래프에 각 샘플 위치마다 BER이 컬러로 표시된다. 바르게 샘플링된 데이터가 중앙이 검정색으로 나타나는 눈 모양 패턴으로 결과가 나온다. 다른 색상은 샘플 위치가 창에서 멀리 이동함에 따라 증가하는 오류를 나타낸다.
이 BER 도표는 수신기 성능을 특성화 할 때 유용하다. 비트마다 각 도표를 검토할 수 있으며, 최고 성능 레벨에서 이 도표는 비트 간에 제한된 변형을 표시하여 보드와 케이블 휨에 대해 최대 여유가 있음을 보증해야 한다. 이러한 특성화는 시스템 디자이너가 신뢰할 수 있는 데이터 전송을 달성하는데 도움을 준다.
CSC 를 사용하여 직병렬 변환기의 복원된 외부 클럭 지터(Jitter)를 검토할 수도 있다. 이 경우 HP81200은 BER 측정값을 사용하여 막대 그래프를 생성하고 작동 중인 장치에서 이러한 막대 그래프 측정을 실행하여 정확한 지터 측정값을 구한다.
CSC는 BER(dBER/dt)의 편차를 사용하여 지터를 계산한다. 선택적으로 통과 대 실패(Pass-to-Fail) 및 실패 대 통과(Fail-to-Pass) BER 전환을 검토하여 신호 전환을 측정한다.
CSC는 히스토그램의 시그마 및 6-시그마 분석에 대한 계산을 제공한다. 시그마 버튼은 RMS 지터에 대응하는 측정값을 나타내고 6-시그마 버튼은 최대(Peak-to-Peak) 지터 측정값에 대응하는 측정값을 나타낸다.
GLVDS 인터페이스
GLVDS 와 관련된 몇 개의 인터페이스는 아직 표준은 아니다. 저전압 인터페이스 표준을 위한 JEDEC JC-16 위원회는 현재 표준을 고려하고 있고 전송기 출력전압이 0V와 0.5V 사이이고 수신기의 입력감도가 최소 100mV인 표준에 대한 세부 사항에 대하여 분석하고 있다. 전송기 출력전압이 매우 낮으면 인터페이스의 전력소비가 낮아지게 된다. 이렇게 낮은 전력소비는 이 기술이 LVDS 계열 표준이 주는 장점이다.
이 기술의 또 다른 매우 중요한 기능은 5V에서 0.5V까지 서로 다른 공급전압을 갖고 있는 칩들이 서로 인터페이스가 가능하다는 점이다. 이는 이러한 공급전압이 모두 공통 레퍼런스로 접지를 사용하기 때문에 가능하다. 공통 접지는 GLVDS 신호가 작동하는 공통 전압 레벨이다.
그림 4의 간단한 GLVDS 체계는 LVDS와 GLVDS 두 경우 모두 매우 유사한 것을 보여준다. 미세한 차이 중 하나는 수신기 터미네이션의 중간에서 수신기의 접지에 이르는 회로이다. GLVDS 이름은 수신기 터미네이션에 대한 이 접지 참조를 나타낸다. GLVDS에서는 터미네이션이 칩과 떨어져 있지 않고 칩 상에 있어야 하며, LVDS와 BLVDS가 있는 경우이다.
GLVDS 표준은 어떠한 트랜스미터 구동전류를 정해 놓고 있지는 않다. 이것은 인터페이스 기술을 사용할 각 애플리케이션에 따라 다르게 구현하도록 하기 위해서이다. 따라서 칩 대 칩 인터페이스(예를 들어 1.5mA~3mA)와 같은 짧은 구간의 애플리케이션의 작은 전류를 처리하는 드라이버도 가능하다. 이는 곧 구동할 애플리케이션의 드라이버 출력전류(8mA~15mA)가 크면 케이블의 길이가 길어야 한다는 것을 의미하기도 한다.
애플리케이션 확대
저전압 차등신호는 계속해서 더 많은 시스템 애플리케이션으로 확대되어 갈 것이다. LVDS 기술이 적용되는 애플리케이션의 경우 일부 사례에서 중복되기는 하지만 더 우수한 애플리케이션도 있다. 이전의 일반 표준 LVDS의 경우 상대적으로 짧은 구간의 상호연결 성능은 매우 뛰어나다는 것을 알 수 있다. 또한 디스플레이 기술과 같이 EMI가 상호 연결 과정에서 민감한 애플리케이션에서도 LVDS 솔루션은 매우 적합하다.
버스 LVDS는 원격 통신 시스템에 사용되는 것과 같이 과부하된 후면을 구동할 때 탁월하고 또한 단일 드라이버에서 여러 수신기로 신호를 분산할 때도 적합하다. 버스 LVDS는 길이가 몇 미터인 버스 연결 케이블의 상호 연결을 구동할 때도 적용된다.
GLVDS 는 전원이 지역적으로 공급되고 바람이나 태양에 의해 생성될 수 있는 원격 베이스 스테이션과 같이 전력이 매우 낮은 애플리케이션의 경우 우수하다. 또한 거리가 매우 짧은 칩 대 칩 인터페이스의 경우에도 탁월하다. GLVDS의 주 기능은 1V 미만의 전력이 공급되는 칩에 대한 인터페이스 기술로 자리잡을 것으로 보인다.
kti0710님의 블로그 | 김태인
http://blog.naver.com/kti0710/120020605276
카테고리 - ~20100429/IT Information | 2009. 4. 28. 10:25
2009_03_09 Movie story
나의 마음은 지지 않았따. ( My heart is not borken yet )
종군 위안부에 대한 얼마나 알고 있나??
잊고 살지만 잊혀질 수 없는 내용을 담은 다큐멘터리형 독립 영화이다....
꼭 보고 싶다....
인천에서 밖에 개봉을 안하지만... 찾아가 보고 싶다...
나의 마음은 지지 않았따. ( My heart is not borken yet )
종군 위안부에 대한 얼마나 알고 있나??
잊고 살지만 잊혀질 수 없는 내용을 담은 다큐멘터리형 독립 영화이다....
꼭 보고 싶다....
인천에서 밖에 개봉을 안하지만... 찾아가 보고 싶다...
카테고리 - Hobby/영화 | 2009. 3. 9. 12:43
